I/O系统¶

本章问题：应用读一个文件时，内核、驱动、控制器和DMA各做什么？函数返回后数据何时才可使用？

学习顺序：

1. 沿read请求认清文件系统、驱动和控制器。
2. 分别判断谁发命令、谁搬数据、谁通知完成。
3. 区分阻塞、非阻塞和异步接口。
4. 用单／双缓冲时间线解释工作重叠。
5. 核对实际完成长度、缓冲区寿命与错误重试。

一个请求经过哪些层¶

驱动是内核中或受控环境中的软件，把通用请求翻译成某类设备懂的命令；控制器是接收命令、操作实际设备的硬件。二者名字接近，却位于软件与硬件两侧。

缓存已有内容时，读取可以在上层完成，没有必要每次都走到实际设备。

flowchart TB
    A["应用：请求读取"] --> K["内核：参数与权限检查"]
    K --> F["文件系统：查缓存和块位置"]
    F -->|"缓存命中"| R["结果返回应用"]
    F -->|"需要设备"| D["驱动：准备设备命令"]
    D --> C["控制器与设备：执行读取"]
    C --> N["完成通知与内核收尾"]
    N --> R

应用调用read，内核检查参数与权限，文件系统寻找数据位置，驱动把请求转换为设备命令，控制器操作设备，结果再沿调用路径返回。数据若在缓存中，可以省去本次设备访问。

驱动屏蔽设备差异，内核I/O层提供缓冲、排队、保护和错误处理。

块设备按块定位，字符设备常处理连续字符流，网络设备处理报文；统一接口保留共同操作，也可能通过专门控制命令暴露设备特性。应用通常不能直接任意操纵控制器，设备访问仍受权限检查。

CPU怎样知道设备状态¶

控制器通常有状态、命令和数据寄存器。CPU先看设备是否就绪，写命令和必要参数，再观察完成或错误。

MMIO把设备寄存器映入地址空间，用内存访问形式操作；独立I/O地址空间则使用专门端口指令。寄存器可能有读清零等副作用，不能当普通内存随意重复访问或缓存。

轮询反复读状态，响应方式简单，却持续占CPU。中断驱动让设备完成后通知CPU；硬件与入口代码保存现场，识别并确认中断来源，执行处理，恢复后返回或调度。

中断可以有优先级、屏蔽与嵌套规则，处理期间改动的状态必须可正确恢复。

今年Lab 1的时钟中断也遵循这条链：配置入口和使能条件→预约定时事件→进入处理并保存现场→识别原因→处理并预约下一次→恢复与返回。

同步异常的返回地址是否前进、前进多少，应看指令和异常类型，不能给所有事件机械加4。

谁来搬运数据¶

• 把三个问题分开：CPU写命令告诉设备做什么；
• CPU或DMA搬运决定数据怎样进入内存；
• 轮询或中断决定CPU怎样得知状态。
• DMA与中断可以组合，因此用DMA的设备仍常常发中断。

flowchart LR
    C["CPU：配置地址、长度与方向"] --> D["DMA：执行传输"]
    E["设备数据"] -->|"DMA搬运"| M["内存缓冲区"]
    D -.-> E
    D -.-> M
    D -->|"完成后通知"| I["CPU：处理中断、检查结果"]

若DMA写入的内存正被CPU缓存，双方看到的副本可能需要按硬件规则协调；若地址映射改变，设备也不能继续写到已失效的位置。维护映射、缓存一致性和缓冲区寿命仍是系统提交I/O时的工作。

中断主要回答“怎样通知”，DMA（直接存储器访问）回答“谁搬数据”。CPU先配置地址、长度与方向，DMA在设备和内存间搬运，完成后通常再中断通知CPU收尾。

DMA减少逐字搬运的CPU工作，但CPU仍负责提交、权限与映射、错误处理，应用仍需处理数据。DMA也会占用总线或内存带宽：周期窃取交替占用传输机会，突发传输连续占用一段。

提交成功不等于数据已到达；传输期间还要保护缓冲区寿命，并按体系结构处理缓存一致性。

CPU负责配置和收尾，DMA负责主要的数据传输

练习 1¶

返回与完成分开看¶

可以用一个判断表记接口：

“可读就绪通知”表示现在可以尝试读取；“该次读取完成通知”表示某个已提交操作结束。就绪与完成是不同事件，解释接口时要看通知究竟承诺了什么。

阻塞I/O让调用线程等待条件满足，完成后变就绪，获得CPU才继续返回。非阻塞I/O立即报告当前可处理量或“暂不可完成”，后者不保证后台已经保留待完成操作。

异步I/O先提交请求再返回，通过之后的完成事件报告结果。

阻塞或异步是应用接口语义，DMA或CPU搬运是设备实现方式，两者不能互相推出。采用DMA的阻塞调用仍会让线程等；采用异步接口也不保证性能必然更高。

练习 2¶

缓冲怎样让工作重叠¶

• 缓冲暂存传输数据，协调速度与粒度差异；
• 缓存保留副本供后续复用；
• 假脱机（spooling）把请求先排在外存中，由后台服务者依次提交独占设备，例如打印队列。
• 三者可以同时出现，职责不同。
• 设备分配还要决定独占、共享、等待顺序以及异常后如何释放资源。

考虑3块数据，设备每块读取4 ms，CPU直接处理每块2 ms；无复制与其他开销，同一缓冲区不能同时读入和处理。

单缓冲读完才计算，处理后才能重用：读1 0—4、算1 4—6、读2 6—10、算2 10—12、读3 12—16、算3 16—18，总18 ms。

双缓冲交替使用两个区，允许设备读下一块时CPU处理上一块：

总14 ms。第三次读取复用第一区，而它在6时已处理完，依赖满足。按这个特定模型，n块的双缓冲时间为 \(T+(n-1)\max(T,C)+C\)，T为单块读取时间、C为处理时间。

若还有缓冲区复制成本或共享总线限制，就需要重新排时间线。

出错后怎样继续¶

错误可能来自设备、驱动、超时或用户参数。内核把结果和实际完成量传给应用，应用再决定重试、停止还是报告。重试前需确认操作能否重复：读通常较容易重试，写入或外部动作可能已经部分发生。

异步或DMA操作尚未结束时，不能释放或复用它仍使用的缓冲区。完成通知解决“何时结束”，返回长度解决“哪些字节有效”，权限与所有权解决“谁可以改”，三者缺一不可。

性能优化则先找瓶颈：设备、CPU或带宽中最慢的阶段限制流水线吞吐，增加缓冲只能帮助重叠，无法消除那一阶段的必需工作。

练习 3¶

记忆要点¶